在程序执行过程中，缓存与主存的地址映射由硬件自动完成。光伏运营可查看：https://blog.csdn.net/m0_37063785/article/details/88802580

流水线周期是耗时最长的流水线指令。

指令流水线处理流水线模式。流程模式是一种模仿工业生产过程的装配线(如汽车装配线)的指令控制模式。流水线技术是将并行性或并发性嵌入计算机系统的一种形式。它将重复的顺序处理过程分解成若干子过程，每个子过程可以在一个专用的独立模块上有效地并发工作。如图1-3所示。

流水线模式下要执行的n条指令总数时间为：1条要执行的指令时间 (n-1)*流水线周期示例：一条指令的执行过程分为取指令、分析指令和执行指令三个步骤，以流水线模式执行。如果fetch时间t fetch=4t，分析。(5) A.200B.300C.400D.405试题分析第一条指令执行时间(指令数-1)*各指令段执行时间中最大执行时间。4t 3t 2t (100-1)X 4t=405t

内存计算内存以字节为单位寻址。如果使用存储容量为32k8位的存储器芯片来构建地址从A0000H到DFFFFH的存储器，则至少需要(8)个芯片。1b=8 bitdffffha 0000h 1=40000h=2 18b，32kb=2 5 * 2 10b=2 15b，2 18b/2 15b=2 3=8枚。

概念上的主存DRAM:动态随机存取存储器；SRAM:静态随机存取存储器；缓存：缓存；电可擦可编程只读存储器。计算机的主存储器主要由DRAM组成。

如果编码汉明码的数据位是n位，奇偶校验位是k位，那么n和k的关系必须满足：2-1=n k是8位，那么2-1=158 4=12，那么奇偶校验位是4位，即这个汉明码是12位长，那么2=1，2=2，2=4，2=8都是奇偶校验码。这种方法通过在代码中增加一个校验位，使代码中1的个数为奇数(奇数校验)或偶数(偶数校验)，使代码距离变为2。对于奇数奇偶校验，它可以检测出有奇数位错误的代码，但不能发现偶数位错误。即当法定码中的奇数位出现错误，即码中的1变为0或0变为1时，码中1的个数的奇偶性发生变化，从而可以发现错误。常用的奇偶校验码有三种：水平奇偶校验码、垂直奇偶校验码和水平垂直奇偶校验码。

逻辑运算数据表示二进制系统，其中原码、补码和移位码被直接转换。最高位是符号位，不能进行算术运算。范围是-(2 (n-1)-1) ~ 2 (n-1)-1，n=8，-127 ~ 127逆码的正数与原码相同。负数除符号位外，逐位取反：-(2 (n-1)-1) ~ 2 (n-1)-1，n=8，-127~127补码正数与原码相同；负数=反码1范围：-2 (n-1) ~ 2 (n-1)-1，n=8，-128~127码移位：补码的第一位取反，用于浮点运算。浮点数N=m * r e m是尾数e是指数r为基数。顺序-尾数计算-结果格式

计算机的基本硬件系统由五部分组成：运算器、控制器、存储器、输入设备和输出设备。

CPU、控制器和其他组件集成在一起，统称为中央处理单元(CPU)

(1)程序控制CPU的功能。通过执行指令来控制程序的执行顺序是CPU的一个重要功能。(2)运行控制。指令功能的实现需要几个操作信号。CPU产生每条指令的操作信号并发送给不同的部件，并根据指令的功能要求控制相应的部件运行。(3)时间控制。各种CPU操作都控制在时间上，也就是时间控制。CPU时间每条指令的整个执行都要严格控制。同时，指令执行时应严格控制操作信号的顺序时间、时间、时间。(4)数据处理。CPU通过算术和逻辑运算处理数据，数据处理的结果为人所用。因此，数据的处理是CPU最根本的任务。1)算术单元(1)算术逻辑单元。它是ALU的重要组成部分，负责处理数据，实现对数据的算术和逻辑运算。(2)累加器寄存器(AC)。当算术单元的算术逻辑单元执行算术或逻辑运算时，它为ALU提供一个工作区。(3)数据缓冲寄存器(DR)。读写内存时，使用DR临时存储一条指令或一个由内存读写的数据字，将读写的数据隔离在不同的段时间。DR的主要作用是：作为CPU、内存和外部设备之间数据传输的中转站；作为CPU、内存和外围设备在运行速度上的缓冲；在单累加器结构的运算器中，数据缓冲寄存器也可用作操作数寄存器。(4)状态条件寄存器(PSW)。PSW存储算术指令和逻辑指令的运算或测试结果所建立的各种条件码的内容，主要分为状态标志和控制标志。2)控制器程序计数器PC程序计数器指令寄存器IR指令寄存器指令解码器ID指令解码器计时单元

弗林分类MISD(多指令流单数据流):证明不可行，没有实际应用。

Cisc(复杂指令集计算机)指令：指令集复杂，每条指令的频率变化很大，指令变长格式的寻址方式：支持多种实现方式：微程序控制技术(微码)其他：开发长周期的RISC(精简指令集计算机)指令：通过减少指令总数，简化指令功能，降低硬件设计的复杂度，使指令可以有单个周期。操作寄存器，只加载/存储操作内存寻址方式：少支持方式实现方式：增加通用寄存器，硬连线逻辑控制为主，流水线适用其他：优化编译，有效支持高级语言。

问题1。一条指令的执行过程分为三步：取指令、分析指令和执行指令，以流水线方式执行。如果fetch时间t fetch=4t，analysis时间t analysis=2t，execution时间t execution=3t，则执行完毕。分析第一条指令执行时间(指令号-1)*每个指令段的执行时间中最大的执行时间。4t 3t 2t (100-1)X 4t=405t2。在机器指令的地址字段中，直接表示操作数本身的寻址方式称为(C)。(4) A .隐式寻址b .寄存器寻址c .立即寻址d .直接寻址试题分析立即寻址是一种特殊的寻址方式。指令中操作码字段后面的部分不是通常意义上的操作数地址，而是操作数本身，也就是说数据包含在指令中。只要取出指令，就取出可以立即使用的操作数。在直接寻址中，指令中地址码字段给定的地址A就是操作数的有效地址，即形式地址等于有效地址。间接寻址是指指令中给定的地址A不是操作数的地址，而是存储操作数地址的主存单元的地址，简称操作数地址的地址。寄存器寻址指令的地址码部分给出通用寄存器的编号Ri，操作数存储在指定寄存器中。3.在3的地址映射方法中。缓存中，()的块冲突最少。全关联图像块的冲突最小，组关联图像次之，直接图像块的冲突最大。4.三总线结构的计算机总线系统由()组成。b .数据总线、地址总线和控制总线。5.CPU中属于算术逻辑单元的部件是()。b .加法器测试分析运算器：算术逻辑单元ALU累加寄存器数据缓冲寄存器状态条件寄存器控制器：程序计数器PC指令寄存器IR指令解码器定时单元6。在屏蔽软件错误的容错系统中，不包括冗余的附加技术()。a .关键程序和数据的冗余存储和调用。试题分析。冗余技术主要有四种：结构冗余(硬件冗余和软件冗余)，信息冗余，时间冗余和冗余添加。4.冗余添加冗余添加是指实现上述冗余技术所需的资源和技术，包括程序、指令、数据以及存储和调用它们的空间。7.在CPU中，()不仅能保证指令的正确执行，还能处理异常事件。b .控制器8。循环冗余校验码(CRC)采用生成多项式编码。如果数据位为k位，校验位为r位，则CRC码的格式为()。a . k个数据位和r个校验位后的试题分析循环冗余校验码编码时，编码结果由数据位校验位组成，其中数据位在前，校验位在后。9.(C)它不属于按寻址模式分类的存储器类别。a .随机存取存储器b .顺序存储器c .联想存储器d .直接记忆试题分析。联想存储器是一种按照存储内容进行存储和访问的存储器，不属于按照寻址方式划分的存储器。

CPU解码器的主要功能是执行(B)。a .地址解码b .指令解码c .数据解码d .选取多个数据进行ALU测试分析。在计算机中，通常是二进制代码。如果我们想把一条信息放在计算机里表达出来，我们都需要把它编码成二进制代码。编码时，每一个二进制码都被赋予了特定的含义，即代表某一个信号或物体。解码是编码的逆过程。CPU中解码器的主要功能是解码指令。11.计算机系统采用总线结构，便于实现系统的积木式结构。同时可以是(C)。a提高数据传输速度b提高数据传输量c:减少信息传输线数量d:降低指令系统的复杂度12 .编写汇编语言程序时，程序员可以访问下列寄存器(A)。程序计数器(PC)